PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-011665

(43) Date of publication of application: 14.01.2000

(51)Int.CI.

G11C 14/00 G11C 11/22

(21)Application number : 10-175959

(71)Applicant: TOSHIBA CORP

TOSHIBA MICROELECTRONICS

CORP

(22)Date of filing:

23.06.1998

(72)Inventor: OKUWADA HISAMI

SHIMIZU MITSURU

KAMATA HIDEYUKI


MOCHIZUKI HIROSHI

(54) FERROELECTRIC MEMORY

(57)Abstract:

of problem of imprint of an FRAM cell and prevent soft errors from occurring by introducing a refreshing operation for a memory cell of the FRW. SOLUTION: In an FRAM, a refreshing control circuit system (23, 24, 25, 26) is provided to control a refreshing operation which sequentially performs a data readout operation for selecting an arbitrary memory cell in a memory cell array 10 at a timing based on an external control signal (/WE before /CE) and reading out binary data from the selected cell, an opposite data writing operation for writing data having a logic level opposite to that of the read binary data into the selected cell, and an identical data writing operation for rewriting

PROBLEM TO BE SOLVED: To suppress the generation



binary data having the same logic level as the read data into the selected cell.

LEGAL STATUS

[Date of request for examination]

25.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the ferroelectric random-access memory equipped with the memory cell array which comes to arrange a ferroelectric memory cell in the shape of a matrix The memory cell of the arbitration in said memory cell array is chosen as predetermined timing. The opposite data write-in actuation whose logical level data-read-out-operate and writes opposite data in said selection cel with the read binary data which read binary data from the selection cel concerned, Ferroelectric random-access memory characterized by providing the refresh control circuit controlled to perform same data write-in actuation which writes again the binary data of the same logical level as said read data in said selection cel as a series of refresh actuation.

[Claim 2] It is the ferroelectric random-access memory characterized by controlling to perform said refresh actuation after predetermined elapsed time from the completion point in time of write-in actuation in every usual data write-in actuation to the memory cell as which said refresh control circuit was chosen in ferroelectric random-access memory according to claim 1.

[Claim 3] It is the ferroelectric random-access memory characterized by controlling so that said refresh control circuit performs said refresh actuation in ferroelectric random-access memory according to claim 1 at the time of the standup of supply voltage.

[Claim 4] It is the ferroelectric random-access memory characterized by controlling so that said refresh control circuit performs said refresh actuation in ferroelectric random-access memory according to claim 1 at the time of falling of supply voltage.

[Claim 5] The memory cell array which comes to arrange the ferroelectric memory cell which comes to connect the transistor for a switch with the capacitor for binary data storage which used the ferroelectric for inter-electrode at a serial in the shape of a matrix, The word line by which common connection was made at the gate of the transistor for a switch of the memory cell of the same line in said memory cell array, The plate line by which common connection was made at the plate electrode of the capacitor of the memory cell of the same line in said memory cell array, The bit line by which common connection was made at the end of the transistor for a switch of the memory cell of the same train in said memory cell array. The low decoder which chooses and drives said word line, and the plate line drive circuit which chooses and drives said plate line, The sense amplifier formed corresponding to each column of said memory cell array, The column selector gate connected to said bit line, and the column decoder which decodes a column address signal, and chooses and drives said column selector gate, The data read-out actuation which chooses the memory cell of the arbitration in said memory cell array as predetermined timing, and reads binary data from the selection cel concerned to it, The opposite data write-in actuation whose logical level writes opposite data in said selection cel with the read binary data, Ferroelectric random-access memory characterized by providing the refresh control circuit controlled to change a selection train and to repeat the refresh actuation which performs same data write-in actuation which writes again the binary data of the same logical level as said read data in said selection cel as a

[Claim 6] In ferroelectric random-access memory according to claim 5 said refresh control circuit The

data read-out actuation which reads binary data from the memory cell chosen by choosing the line and train of arbitration in said memory cell array as predetermined timing, The opposite data write-in actuation whose logical level writes opposite data in said selection cel with the read binary data, Ferroelectric random-access memory which changes a selection train for the refresh actuation which performs same data write-in actuation which writes again the binary data of the same logical level as said read data in said selection cel one by one as a single string, and is repeatedly characterized by controlling to change and repeat a selection line further.

[Claim 7] In ferroelectric random-access memory according to claim 5 or 6 said refresh control circuit The refresh control signal generating circuit which generates a refresh control signal based on the control signal to input from the outside, The counter address transfer circuit which generates a predetermined pulse signal in response to said refresh control signal, The address counter which starts count actuation in response to said pulse signal, generates a refresh address signal, and supplies the row address signal of the above-mentioned refresh address signals to said low decoder, The column address transition detecting circuit where it is prepared in in order to detect transition of said column address signal, and propriety of operation is controlled by the predetermined control signal, The data-line buffer propriety of operation is controlled by the detection output signal of said column address transition detecting circuit, and deliver and receive data between said sense amplifiers through said column selector gate, Read-out and the write-in data line connected to said data-line buffer, Connect with said read-out and write-in data line, and actuation is controlled by said refresh control signal. The cell data read from said memory cell array to the read-out data line of said read-out and write-in data lines is incorporated. The reverse data transfer circuit which transmits the reverse data which have reverse level with the binary level to the write-in data line of said read-out and write-in data lines, Connect with said read-out and write-in data line, and actuation is controlled following actuation of said reverse data transfer circuit. Ferroelectric random-access memory characterized by providing the former data transfer circuit which transmits the former data which have reverse level with the binary level of said reverse data to the write-in data line of said read-out and write-in data lines.

[Claim 8] It is the ferroelectric random-access memory characterized by to generate said refresh control signal when the internal signal generated based on the control signal input / CE for permitting actuation of the internal signal generated based on a control signal input for said refresh control signal generating circuit to permit write-in actuation in ferroelectric random-access memory according to claim 7 / WE and a chip is received and those internal signals are activated in predetermined sequence.

[Claim 9] It is the ferroelectric random-access memory characterized by controlling to perform said refresh actuation to the timing on ferroelectric random-access memory according to claim 5 and based on an external control signal in said refresh control circuit.

[Claim 10] It is the ferroelectric random-access memory characterized by controlling to perform said refresh actuation after predetermined elapsed time from the completion point in time of write-in actuation in every usual data write-in actuation to the memory cell as which said refresh control circuit was chosen in ferroelectric random-access memory according to claim 5.

[Claim 11] It is the ferroelectric random-access memory characterized by controlling so that said refresh control circuit performs said refresh actuation in ferroelectric random-access memory according to claim 5 at the time of the standup of supply voltage.

[Claim 12] It is the ferroelectric random-access memory characterized by controlling so that said refresh control circuit performs said refresh actuation in ferroelectric random-access memory according to claim 5 at the time of falling of supply voltage.

[Claim 13] Ferroelectric random-access memory which carries out impressing the pulse of the pulse width which is mutually different from each other in the data read-out actuation and the opposite data write-in actuation in said refresh actuation to said plate line, and performing it for the description to claim 9 thru/or any 1 term of 12 in the ferroelectric random-access memory of a publication. [Claim 14] Ferroelectric random-access memory characterized by impressing a pulse with long pulse width to said plate line, and performing opposite data write-in actuation rather than the data read-out actuation in said refresh actuation in ferroelectric random-access memory according to claim 13.

[Claim 15] Ferroelectric random-access memory which carries out the description for impressing a pulse with long pulse width to said plate line, and carrying out same data write-in actuation to claim 9 thru/or any 1 term of 12 in the ferroelectric random-access memory of a publication rather than the opposite data write-in actuation in said refresh actuation.

[Claim 16] Ferroelectric random-access memory which carries out impressing a pulse with pulse width longer than the usual data write-in actuation to said plate line, and performing the data read-out actuation and the opposite data write-in actuation in said refresh actuation for the description to claim 9 thru/or any 1 term of 12 in the ferroelectric random-access memory of a publication.

[Claim 17] Ferroelectric random-access memory characterized by repeating the opposite data write-in actuation in said refresh actuation in claim 9 thru/or any 1 term of 12 two or more times, and carrying it out to it in the ferroelectric random-access memory of a publication.

[Claim 18] Ferroelectric random-access memory characterized by performing the data read-out actuation and the opposite data write-in actuation in said refresh actuation where bias potential is applied in ferroelectric random-access memory given in claim 9 thru/or any 1 term of 12.

[Translation done.]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号 特開2000-11665

(P2000-11665A)

(43)公顷日 平成12年1月14日(2000.1.14)

(51) Int.CL' G11C 14/00 11/22 織別記号

FΙ G11C 11/34 11/22 デーマコード(参考)

352A 5B024

審査請求 未請求 請求項の数18 OL (全 16 頁)

(21) 山蘇番号 特顧平10-175959 (71) 出頭人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (22)出難日 平成10年6月23日(1998.6.23) (71)出順人 000221199 **東芝マイクロエレクトロニクス株式会社** 神奈川県川崎市川崎区駅前本町25番地1 (72) 発明者 奥和田 久美 神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝研究開発センター内 (74)代理人 100058479 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 強誘電体メモリ

(57)【要約】

【課題】FRAMのメモリセルに対するリフレッシュ動 作を導入することにより、FRAMセルのインプリント を抑制し、ソフトエラーの発生を防止する。

【解決手段】FRAMにおいて、外部制御信号 (/WE ピフォアノCE)に基づいたタイミングで、メモリセル アレイ10における任意のメモリセルを選択して当該選 択セルから二値データを読み出すデータ読み出し動作、 読み出された二値データとは論理レベルが反対のデータ を選択セルに書き込む反対データ書き込み動作。読み出 されたデータと同じ論理レベルの二値データを選択セル に再び書き込む同一データ書き込み動作を一連として行 **うリフレッシュ動作を制御するリフレッシュ制御回路系** (23、24.25、26) を具備する。



(2)

【特許請求の範囲】

【請求項1】 強誘電体メモリセルを行列状に配置して なるメモリセルアレイを備えた強誘電体メモリにおい

所定のタイミングに前記メモリセルアレイにおける任意 のメモリセルを選択して、当該選択セルから二値データ を読み出すデータ読み出し動作、読み出された二値デー タとは論理レベルが反対のデータを前記選択セルに書き 込む反対データ書き込み動作、前記読み出されたデータ と同じ論理レベルの二値データを前記選択セルに再び書 10 電体メモリ。 き込む同一データ書き込み動作を一連のリフレッシュ動 作として行うように制御するリフ レッシュ制御回路を具 備することを特徴とする強誘電体メモリ。

【請求項2】 請求項1記載の強誘電体メモリにおい

前記リフレッシュ制御回路は、選択されたメモリセルに 対する通常のデータ書き込み動作毎に書き込み動作の完 了時点から所定の経過時間後に前記リフレッシュ動作を 行うように制御することを特徴とする強誘電体メモリ。 【請求項3】 請求項1記載の強誘電体メモリにおい τ.

前記リフレッシュ制御回路は、電源電圧の立ち上がり時 に前記りフレッシュ動作を行うように制御することを特 徹とする強誘電体メモリ。

【請求項4】 請求項1記載の強誘電体メモリにおい

前記リフレッシュ制御回路は、電源電圧の立ち下がり時 に前記リフレッシュ動作を行うように制御することを特 徹とする強誘電体メモリ。

【請求項5】 強誘電体を電極間に用いた二値データ記 30 慥用のキャパシタに直列にスイッチ用トランジスタが接 続されてなる強誘電体メモリセルを行列状に配置してな るメモリセルアレイと、

前記メモリセルアレイにおける同一行のメモリセルのス イッチ用トランジスタのゲートに共通接続されたワード

前記メモリセルアレイにおける同一行のメモリセルのキ ャパシタのプレート電極に共通接続されたプレート線

イッチ用トランジスタの一端に共通接続されたビット複

前記ワード線を選択して駆動するロウデコーダと、 前記プレート線を選択して駆動するプレート線駆動回路

前記メモリセルアレイの各カラムに対応して設けられた センスアンプと、

前記ピット線に接続されたカラム選択ゲートと、 カラムアドレス信号をデコードして前記カラム選択ゲー トを選択して駆動するカラムデコーダと、

所定のタイミングに、前記メモリセルアレイにおける任 意のメモリセルを選択して当該選択セルから二値データ を読み出すデータ読み出し動作、読み出された二値デー **タとは論理レベルが反対のデータを前記選択セルに書き** 込む反対データ書き込み動作、前記読み出されたデータ と同じ論理レベルの二値データを前記選択セルに再び書 き込む同一データ書き込み動作を一連として行うリフレ ッシュ動作を選択列を変えて繰り返すように制御するリ フレッシュ制御回路とを具備することを特徴とする強誘

【請求項6】 請求項5記載の強誘電体メモリにおい τ.

前記リフレッシュ制御回路は、所定のタイミングに、前 記メモリセルアレイにおける任意の行および列を選択す るととによって選択したメモリセルから二値データを読 み出すデータ読み出し動作。読み出された二値データと は論理レベルが反対のデータを前記選択セルに書き込む 反対データ書き込み動作。前記読み出されたデータと同 じ論理レベルの二値データを前記選択セルに再び書き込 26 む同一データ書き込み動作を一連として順次行うリフレ ッシュ動作を、選択列を変えて繰り返し、さらに選択行 を変えて繰り返すように制御することを特徴とする強誘 電体メモリ。

【請求項7】 請求項5または6記載の強誘電体メモリ において、

前記リフレッシュ制御回路は、

外部から入力する制御信号に基づいてリフレッシェ制御 信号を発生するリフレッシュ制御信号発生回路と、

前記リフレッシュ制御信号を受けて所定のパルス信号を 生成するカウンタアドレス転送回路と、

前記パルス信号を受けてカウント動作を開始し、リフレ ッシュアドレス信号を発生し、上記リフレッシュアドレ ス信号のうちのロウアドレス信号を前記ロウデコーダに 供給するアドレスカウンタと、

前記カラムアドレス信号の運移を検知するために設けら れ、所定の制御信号により動作の可否が制御されるカラ ムアドレス選移検知回路と、

前記カラムアドレス遷移検知回路の検知出力信号により 動作の可否が制御され、前記カラム選択ゲートを介して 前記メモリセルアレイにおける同一列のメモリセルのス 40 前記センスアンプとの間でデータを授受するデータ線バ ッファと、

> 前記データ線バッファに接続されている読み出し・書込 みテータ根と.

> 前記読み出し・書込みデータ線に接続され、前記リフレ ッシュ制御信号により動作が制御され、前記メモリセル アレイから前記読み出し、書込みデータ線のうちの読み 出しデータ線に読み出されたセルデータを取り込み、そ の二値レベルとは逆レベルを持つ逆データを前記読み出 し・書込みデータ線のうちの書込みデータ線に転送する

50 逆データ転送回路と、

5/16/2005

前記読み出し、書込みデータ線に接続され、前記道デー タ転送回路の動作に続いて動作が制御され、前記道デー タの二値レベルとは逆レベルを持つ元データを前記読み 出し、書込みデータ線のうちの書込みデータ線に転送す る元データ転送回路とを具備することを特徴とする強誘 弯体メモリ。

【請求項8】 請求項7記載の強誘電体メモリにおい

前記リフレッシュ制御信号発生回路は、書込み動作を許 可するための制御信号入力/WEに基づいて生成される 10 なうことを特徴をする強誘電体メモリ。 内部信号およびチップの動作を許可するための制御信号 入力/CEに基づいて生成される内部信号を受け、それ ろの内部信号が所定の順序で活性化した場合に前記リフ レッシュ制御信号を発生することを特徴とする強誘電体 メモリ。

【請求項9】 請求項5記載の強誘電体メモリにおい

前記リフレッシュ制御回路は、外部制御信号に基づいた タイミングで前記リフレッシュ動作を行うように制御す ることを特徴とする強誘電体メモリ。

【請求項10】 請求項5記載の強誘電体メモリにおい

前記リフレッシュ制御回路は、選択されたメモリセルに 対する通常のデータ書き込み動作毎に書き込み動作の完 了時点から所定の経過時間後に前記リフレッシュ動作を 行うように制御することを特徴とする強誘電体メモリ。 【請求項11】 請求項5記載の強誘電体メモリにおい T

前記リフレッシュ制御回路は、電源電圧の立ち上がり時 に前記リフレッシュ動作を行うように副御することを特 30 徴とする強誘電体メモリ。

【請求項12】 請求項5記載の強誘電体メモリにおい τ.

前記リフレッシュ制御回路は、電源電圧の立ち下がり時 に前記リフレッシュ動作を行うように副御することを特 徴とする強誘電体メモリ。

【請求項13】 請求項9乃至12のいずれか1項に記 戴の強誘電体メモリにおいて、

前記リフレッシュ動作におけるデータ読み出し勤作と反 スを前記プレート線に印加して行なうことを特徴をする 強誘電体メモリ。

【請求項14】 請求項13記載の強誘電体メモリにお 6.5

前記リフレッシュ動作におけるデータ読み出し動作より も反対データ書き込み動作を、パルス幅の長いパルスを 前記プレート線に印加して行なうことを特徴とする強誘 爲体メモリ。

【請求項15】 請求項9乃至12のいずれか1項に記 戴の強誘電体メモリにおいて、

前記リフレッシュ動作における反対データ書き込み動作 よりも同一データ書き込み動作を、バルス幅の長いパル スを前記プレート線に印加して行なうことを特徴をする 強誘電体メモリ。

【請求項16】 請求項9乃至12のいずれか1項に記 戴の強誘電体メモリにおいて、

前記リフレッシュ動作におけるデータ読み出し動作と反 対データ書き込み動作を、通常のデータ書き込み動作よ りパルス幅の長いパルスを前記プレート線に印加して行

【請求項17】 請求項9乃至12のいずれか1項に記 載の強誘電体メモリにおいて、

前記リフレッシュ動作における反対データ書き込み動作 を複数回繰り返し行なうことを特徴とする強誘電体メモ

【請求項18】 請求項9乃至12のいずれか1項に記 戴の強誘電体メモリにおいて、

前記リフレッシュ動作におけるデータ読み出し動作と反 対データ書き込み動作を、バイアス電位をかけた状態で 29 行なうことを特徴とする強誘電体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記 **健装置に係り、特に強誘電体メモリセルのアレイを有す** る強誘電体メモリ (FRAM) のリフレッシュ制御回路 に関するものである。

[0002]

【従来の技術】FRAMは、強誘電体を電極間に用いた 二値データ記憶用のキャパンタに直列にスイッチ用のM OSトランジスタが接続されてなるデータ破壊読み出し 型の強誘電体メモリセル(FRAMセル)を行列状に配 置してなるメモリセルアレイを有する。

【0003】とのようなFRAMは、低消費電力の半導 体記憶装置として近年盛んに研究開発がなされており、 例えば米国特許4,873,664(Eaton, Jr.)や、S.S.Eaton, J r. etal. "A Ferroelectric DRAM Cell for High Densi ty NVRANS", ISSOC Digest of Technical Papers, pp.1 30-131.Feb.1988 等に詳細に記載されている。

【0004】FRAMは、不揮発性のみならず、低消費 対データ書き込み動作を互いに相異なるパルス帽のパル 49 電方。高速動作。高書換え回数を実現できるメモリであ ることから、汎用メモリの他、無電源ID装置用のカー 下用メモリとしても期待されている。

> 【0005】FRAMセルの情報記憶用キャパシタの電 極間には、チタン酸パリウムストロンチウム ((Bal.Sr)T no,)、チタン酸ジルコン酸鉛(Pb(Zr.Ti)C。:P.2 T) ランタンドープチタン酸ジルコン酸鉛((Pb.La) (Zr,Ti)Ca ; PL2T) ニオブ酸リチウム (LiNbO 。)、ビスマス層状化合物であるストロンチウムタンタ レート(SrBtz Tag O a ; SBT)、ビスマス層状化台

50 物であるストロンチウムタンタルナイオベート (SnBi)

JP,2000-011665,A © STANDARD © ZOOM-UP ROTATION No Rotation REVERSAL RELOAD PREVIOUS PAGE NEXT PAGE DETAIL

(Ta,Nb), o, SBNT)などから構成された強誘電 体膜が用いられている。

【①①①6】とれるの強誘電体膜は、電界を印加すると とによって分極が生じ、印加電圧と分極量との関係はい わゆるヒステリシス特性を呈するものであり、その成膜 方法には、MOD法、ゾルゲル法、スパッタ法、CVD 法、反応性蒸着法などがある。

【①①①7】FRAMの信頼性確保上の問題点は、音換 え回数、長時間記録保持、耐滯境性などが挙げられる トという問題がある。このインプリントは、あるデータ の書き込み後に、長時間にわたって放置され、または、 高温にさらされた場合に、前記データとは分極が反対方 向のデータの書き込みが正しく行われないというエラー が生じる現象である。

【0008】とのインプリントは、強誘電体膜が長時間 にわたって放置され、または高温にさらされると、分極 ドメインの廻りに分極を安定させる方向で可動性の電荷 が集まり、結果的に強誘電体膜に内部電界が発生したよ うな状態になることにより起因する。

【①①①9】この強誘電体膜に発生した内部電界は一時 的に固定されたものであるので、インブリントは素子の 破壊や老朽化といったハードエラーに至る現象ではない が FRAM特有のソフトエラーとして大きな問題にな っている。

[0010]

【発明が解決しようとする課題】上記したように従来の FRAMは、強誘電体膜が長時間にわたって放置され、 または高温にさらされると、分極ドメインの周りに分極 を安定させる方向で可動性の電荷が集まり、結果的に強 30 誘電体膜に内部電界が発生したような状態になることに より起因するインプリントによってソフトエラーが発生 するという問題があった。

【①①11】本発明は上記の問題点を解決すべくなされ たもので、メモリセルに対するリフレッシュ動作を導入 することにより、インプリントを抑制し、ソフトエラー の発生を防止し得る強誘電体メモリを提供することを目 的とする。

[0012]

【課題を解決するための手段】本発明の強調電体メモリ は、強誘電体メモリセルを行列状に配置してなるメモリ セルアレイを備えた強誘電体メモリにおいて、所定のタ イミングに前記メモリセルアレイにおける任意のメモリ セルを選択して、当該選択セルから二値データを読み出 すデータ読み出し動作、読み出された二値データとは論 **塑レベルが反対のデータを前記選択をルに書き込む反対** データ書き込み動作、前記読み出されたデータと同じ論 理レベルの二値データを前記選択セルに再び書き込む同 一データ書き込み動作を一連のリフレッシュ動作として 行うように制御するリフレッシュ制御回路を具備してい 50 た場合のヒステリシス特性をそれぞれ示している。

【①①13】本発明の強誘電体メモリは、強誘電体を電 極間に用いた二値データ記憶用のキャパシタに直列にス イッチ用トランジスタが接続されてなる強誘電体メモリ セルを行列状に配置してなるメモリセルアレイと、前記 メモリセルアレイにおける同一行のメモリセルのスイッ チ用トランジスタのゲートに共通接続されたワード線 と、前記メモリセルアレイにおける同一行のメモリセル のキャパシタのブレート電極に共通接続されたブレート が、改善が難しい点の一つにFRAMセルのインブリン 10 線と、前記メモリセルアレイにおける同一列のメモリセ ルのスイッチ用トランジスタの一端に共通接続されたビ ット線と、前記ワード線を選択して駆動するロウデコー ダと 前記プレート線を選択して駆動するプレート線駆 動回路と、前記メモリセルアレイの各カラムに対応して 設けられたセンスアンプと、前記ピット線に接続された カラム選択ゲートと、カラムアドレス信号をデコードし て前記カラム選択ゲートを選択して駆動するカラムデコ ーダと、所定のタイミングに、前記メモリセルアレイに おける任意のメモリセルを選択して当該選択セルから二 20 値データを読み出すデータ読み出し動作、読み出された 二値データとは論理レベルが反対のデータを前記選択セ ルに書き込む反対データ書き込み動作。前記読み出され たデータと同じ論理レベルの二値データを前記選択セル に再び書き込む同一データ書き込み動作を一連として行 うリフレッシュ動作を選択列を変えて繰り返すように制 御するリフレッシュ制御回路とを具備している。

[0014]

【発明の真施の形態】以下、図面を参照して本発明の真 施の形態を詳細に説明する。まず、FRAMセルの基本 的な構成、特性、書き込み/読み出し原理について説明 しておく。

【①①15】図1は、FRAMセルの強誘電体キャパシ タの電極対間に決まれたPZT順等の強誘電体薄膜の印 加電界(印加電圧V)と分極量Pとの関係(ヒステリシ ス曲線)を示す特性図である。

【①①16】図1に示すヒステリシス特性から分かるよ うに、FRAMセルの強誘電体キャパシタの強誘電体薄 膜に電界を印加しない状態。即ち、キャパシタ電極対間 の印加電圧V=()(V)の状態での強誘電体薄膜の残器 分極PFが「正」であるか「負」であるかによって、F RAMセルは二値データを記憶することができ、このよ うなFRAMセルのアレイを用いて不揮発性のFRAM を実現している。

【①①17】図2(a)は、強誘電体キャパシタに残留 分極PFが「正」の状態にデータが書き込まれた後、長 時間にわたって放置され、または高温にさらされた場合 のヒステリシス特性、図2(b)は強誘電体キャパシタ に残留分極Pェが「負」の状態にデータが書き込まれた 後、長時間にわたって放置され、または高温にさらされ 【①①18】 これらのヒステリシス特性は、バイアス電位がかかったかのように中心位置がずれ、かつ、分極方向にもずれを生じている。これは、強誘電体キャパシタがインブリント状態に変化したためである。 FRAMセルの通常動作中は、このようなヒステリシス特性のシフトは見られない。

【0019】FRAMセルには、1トランジスタ・1キャパンタからなる1T/1C型の構成と、2トランジスタ・2キャパンタからなる2T/2C型の構成がある。図15(a)は、1T/1C型のFRAMセルの等価回 19 踏を示している。

【①020】との1T/1C型のFRAMセルは、1つのスイッチ用のMOSトランジスタQと1つのデータ記憶用の強誘電体キャパシタCとからなり、上記MOSトランジスタQのゲートにワード級WLが接続され、上記MOSトランジスタQの一端(ドレイン)にピット級BLが接続され、上記キャパシタCの一端(ブレート)にプレート級PLが接続されている。

【①①21】図15(D)は、2T/2C型のFRAMセルの等価回路を示している。この2T/2C型のFRAMをルは、図15(a)のメモリセルを2個用いたものであり、第1のセルのトランジスタQ1の一端に第1のビット線BLが接続され、第2のセルのトランジスタQ2の一端に前記ビット線BLと対をなす第2のビット線/BL(「/」は反転信号を表わず、以下同じ)が接続される。そして、各トランジスタQ1、Q2のゲートに共通にワード線WLが接続され、各キャパシタC1、C2のプレート電極に共通にプレート線PLが接続される。

【0022】上記2本のビット線BL、/BLには、ビ 30ット線電位センス増幅用のセンスアンブ(図示せず)、 ブリチャージ・イコライズ回路(図示せず)などが接続 されている。

【① 023】 図3(a) および図3(b)は、2T/2 C型のFRAMをルに二値データの相異なるデータが書き込まれている状態における強誘電体キャパシタの分極の向きを示している。

【① 024】図4(a)は、2丁/2C型のFRAMセルに対する通常のデータ書き込み時/データ読み出し動作時におけるプレート線印加湾圧VPLの波形を示して 40 しる。

【0025】FRAMセルに対するデータの書き込み、読み出しに際して、例えば0V→3V→0Vと変化するようなパルスを選択されたメモリセルのプレート線PLに印加することにより誘電分極の向きを制御する。

[0026]次に、図3(a)、(b)および図4

(a)を参照しながら、前記2T/2C型のFRAMセルのデータ書き込み動作の原理およびデータ読み出し動作の原理について説明する。

【①①27】ここで、図3(a)に示すように、キャパ 50 1中b点の状態にある。

[() () 2 8] また、図3(b)に示すように、キャパシタC1に負分極、キャパンタC2に正分極が現れている 状態をデータ " 1" と定義する。

マデータの書き込み>2T/2C型のFRAMセルのデータの書き込み動作に限しては、初期状態では、プレート線PLを接地電位Vss(①V)に設定し、2本のビット線BL、/BLをそれぞれ①Vにプリチャージしておく

【10029】("1" 書き込み)まず、2本のビット線 BL、/BLのうちの第1のビット線BLを3Vに設定 し、ワード線WLに3Vを印加して2個のトランジスタ Q1、Q2をオン状態にする。

【① 0 3 1】次に、プレート根PLを3Vに設定にすると、第1のキャパシタC 1は、両端間の電位差が①Vになり、その分極は図1中b点の状態になる。これに対して、第2のキャパシタC 2は、両端間に電位差が生じ、その分極は図1中c点の状態になり、図3(b)に示すように、図中上向きの分極(正分極)が発生する。

【① ① ③ 2 】次に、プレート線PLを ① V に設定すると、第1のキャパシタC 1 は、両端間に電位差が生じ、その分極は図 1 中 a 点の状態になり、第2のキャパシタC 2 は両端間に電位差が ① V になり、その分極は図 1 中 a 点の状態になる。この後、ワード領 WLを ① V にして 2 個のトランジスタ Q 1、 Q 2 をオフ状態にする。

【① 0 3 3】以上の動作により、2個のキャパシタC 1. C2に互いに逆向きの分極(C1に負分極、C2に 正分極)が発生した状態になり、「1" 書き込みが実現 される。

【0034】(***0*** 音き込み)上記 **1** 音き込みとは逆に、まず、2本のピット線BL、/BLのうちの第2のピット線BLを3Vに設定し、ワード線VLに3Vを印削して2個のトランジスタQ1、Q2をオン状態にする。

【① 0 3 5 】 とれにより、第2のキャパシタC 2 は、両 蟾間に電位差が生じ、その分極は図1 中 8 点の状態にな り、図3 (8) に示すように、図中下向きの分極(負分 極)が発生する。これに対して、第1のキャパシタC 1 は、両端間に電位差が生じることがなく、その分極は図 1 中 8 点の状態にある。

【0036】次に、プレート線PLを3Vに設定にする と、第2のキャパシタC2は、両端間の電位差がりVに なり、その分極は図1中b点の状態になる。これに対し て、第1のキャパシタC1は、両端間に電位差が生じ、 その分極は図1中で点の状態になり、図3(a)に示す ように、図中上向きの分極(正分極)が発生する。

【0037】次に、プレート級PLを0Vに設定する と 第2のキャパシタC2は、両端間に電位差が生じ、 その分極は図1中8点の状態になり、第1のキャパシタ C 1 は両端間に電位差が() Vになり、その分極は図1中 10 d点の状態になる。この後、ワード線WLをOVにして、 2個のトランジスタQ! Q2をオフ状態にする。

【0038】以上の動作により、2個のキャパシタC 1. C2に互いに逆向きの分極(C1に正分極。C2に 負分極)が発生した状態になり、「0" 書き込みが実現

【0039】 <データの読み出し>2 T/2 C型のFR AMセルのデータの読み出し動作に際しては、2つの強 誘電体キャパンタC1、C2に互いに反対方向になった きの関係から読み出しデータの「1"、「() を判別す る.

【0040】即ち、初期状態では、ブレート線PLを0 Vに設定し、2本のビット線BL、/BLを0Vにブリ チャージしておく。ここで、2個のキャパシタC1、C 2には例えば図3 (a) に示すように互いに逆向きの分 極が発生した状態のデータが書き込まれている場合を想 定する。

【①①4.1】まず、プレート線PLを3Vに設定し、ワ ード線♥Lに例えば3Vを印加して2個のトランジスタ 30 Q1 Q2をオン状態にすると、第2のキャパシタC2 の両端間に電位差が生じてその分極の向きが反転する が、第1のキャバシタC1の分極の向きは反転しない。 この2個のキャパシタC1、C2からの読み出し電位が センスアンプによりセンス増幅されることによって2本 のピット級BL、/BLは対応してのV、3Vに設定さ れ、上記センスアンプの出力に基づいて読み出しデータ の"1"、"0"を判別する。

【0042】続いて、プレート線PLを0Vに設定する と、第2のキャパシタC2の両端間に電位差が生じてそ 40 の分極の向きが反転し、第1のキャパンタC1の分極の 向きは反転しないので、切期状態に戻る。

【①①43】即ち、データ読み出し動作が終わると、F RAMセルのデータは破壊されたままになるので、読み 出しデータと同じデータを書き込む動作(再書込み)を 行う。

【0044】なお、前記1T/1C型のFRAMセルに 対する書き込み/読み出しは、前述した2T/2C型の FRAMセルに対する書き込み/読み出しと基本的には の強誘電体キャパシタC1の分極の向きに応じて読み出 された信号電圧を、例えばレファレンス用のセルから発 生される参照電圧と比較することによってデータを得る ことができる。

10

【①①45】次に、本発明の第1の実施の形態に係るF RAMおよびそのリフレッシュ制御方法について説明す る。図5 および図6 は、第1の実施の形態に係るFRA Mのカラム系およびロウ系、リフレッシュ制御回路系を 機略的に示すプロック図である。

【①①46】図7(a)は、図5および図6におけるF RAMリフレッシュ動作モードの設定動作を示すタイミ ング波形図である。図7 (b)は、図5および図6にお けるFRAMリフレッシュ動作モード時の内部信号を示 すタイミング波形図である。

【0047】図5において、10はデータ破壊読み出し 型のFRAMセルを行列状に配置してなるメモリセルア レイ、11は前記メモリセルアレイの各カラムに対応し て設けられたセンスアンプ (S/A) 12はカラムデ コーダ (CD) 13は前記カラムデコーダ12からの 状態で保持されている分極の向きを読み出し、両者の向 20 デコード信号により前記メモリセルアレイ10のカラム 選択を行うカラム選択ゲート (CG) DQはデータ線 である。

> 【①①48】14はカラムアドレス信号が入力するカラ ムアドレスパッファ、15は前記カラムアドレスパッフ ァ14からのカラムアドレス信号をプリデコードして前 記カラムデコーダ12に入力するカラムプリデコーダ、 16は前記カラムアドレスバッファ14からのカラムア ドレス信号の遷移を検知するためのカラムアドレス遷移 検知 (ATD) 回路、/CENBは前記ATD回路16 の動作の可否を副御する副御信号(カラムイネーブル信 号) 17は前記ATD回路16の検知出力信号により 動作の可否が副御され、前記データ線DQおよび前記カ ラム選択ゲート13を介して前記センスアンプ11との 間でデータを授受するデータ線パッファ、RWDは前記 データ線バッファ17に接続されている読み出し・書込 みデータ線、18は前記読み出し、書込みデータ線RW Dに接続された入出力(【/〇)回路 19は前記読み 出し・書込みデータ線RWDに接続された逆データ転送 回路、20は前記読み出し・春込みデータ線RWDのう ちの書込みデータ線に接続された元データ転送回路であ

【①049】前記逆データ転送回路19は、リフレッシ ュ制御信号FREFにより動作が制御され、前記メモリ セルアレイ!)から前記読み出し、書込みデータ線RW Dのうちの読み出しデータ線に読み出されたセルデータ を取り込み、その二値レベルとは逆レベルを持つ逆デー タを前記読み出し、書込みデータ線RWDのうちの書込 みデータ根に転送するように構成されている。

【0050】また、前記元データ転送回路20は、前記 同様に行われる。1 T \diagup 1 C型のFRAMセルは、1 つ 50 逆データ転送回路 1 9 の動作に続いて動作が制御され、

11

前記道データの二値レベルとは逆レベル(つまり、前記 読み出しデータ線に読み出されたセルデータと同じレベ ル)を持つ元データを前記読み出し、書込みデータ線R WDのうちの書込みデータ祭に転送するように構成され ている。

[0051] 図6において、21は書込み動作を許可す るための制御信号入力/WE(ライトイネーブル)を受 けて内部信号WINTを生成する/WE入力バッファ回 路である。

【()()52】22はFRAMチップの動作を許可するた 10 めの制御信号入力/CE(チップイネーブル)を受けて 内部信号CINTを生成する/CE入力バッファ回路で ある。

【0053】リプレッシェ制御信号発生回路23は、前 記信号WINTおよびCINTを受け、それらが所定の 順序で活性化したことを倹知すると、リフレッシュ動作 を開始させるためのリフレッシュ制御信号FREFを発 生(活性化)する。

【 () () 5.4 】カウンタアドレス転送回路24は、前記F REFが入力すると、短時間のパルス信号FTRSを生 20 成してアドレスカウンタ25に出力する。アドレスカウ ンタ25は、FTRSを受けてカウント動作を開始し、 リフレッシュアドレス信号を発生する。

【()()55】とのリフレッシュアドレス信号のうちのロ ウアドレス信号は、メモリセルアレイ(図5の10)の 行を選択するためのロウデコーダ26に入力し、前記リ フレッシュアドレス信号のうちのカラムアドレス信号は 前記カラムアドレスバッファ(図5の14)に入力す

【0056】とれにより、メモリセルアレイ10は、ロ ウデコーダ26の出力信号(ワード線駆動信号)により 行が順次指定され、ある行が選択されている期間(/C Eが活性状態である限り選択される) に前記カラムデコ ーダ(図5の12)により列(カラム)が高速に順次指 定されることになる。

【0057】換言すれば、カラムデコーダ(図5の1 2) は、前記メモリセルアレイ1()における列方向のカ ラムアドレスを高速にアクセスするためのカラムアクセ ス制御回路としての機能を有する。

【0058】また、図5および図6において、前記リフ 40 レッシュ制御信号発生回路23と、カウンタアドレス転 送回路24と、アドレスカウンタ25と、カラムアドレ ス遷移検知回路16と、データ線バッファ17と、読み 出し・書込みデータ線RWDと、逆データ転送回路19 と、元データ転送回路20は、所定のタイミングに前記 セルアレイ10)における任意行を選択して当該選択行の メモリセルから二値データを読み出すデータ読み出し動 作。読み出された二値データとは論理レベルが反対のデ ータを前記メモリセルに書き込む反対データ書き込み動 作。前記読み出されたデータと同じ論理レベルの二値デ 50 4を選択し、前記カラム選択線CSLを駆動するカラム

ータを再び書き込む同一データ書き込み動作を一連とし て順次行うリプレッシュ動作を選択行を変えて繰り返す リフレッシュ副御回路系を構成している。

【0059】図8は、図5および図6の一部を取り出し て詳細に示す回路図である。メモリセルアレイは、例え は4個のセルアレイ31、32、33、34に区分さ れ、これらは並列に配置されている。これらのセルアレ イ31、32.33、34では、前途したように電極間 に強誘電体膜を用いた二値データ記憶用のキャパンタに 直列にスイッチ用のMOSトランジスタが接続されてな るデータ破壊読み出し型のFRAMセルを行列状に配置 してなる。

【0060】WLは前記セルアレイ31、32、33、 34における同一行のメモリセルのスイッチ用トランジ スタのゲートに共通接続されたワード線(例えばポリシ リコン配線)であり、本例では代表的に1本のみ示して いる。

【0061】PLは前記各セルアレイ31、32.3 3.34毎に分割して設けられており、同一行のメモリ セルのキャパシタのプレート電極に共通接続されたプレ ート線であり、本例では代表的に1本のみ示している。 【0062】Bしは前記各メモリセルアレイ31.3 2. 33、34における同一列のメモリセルのスイッチ 用トランジスタの一端に共通接続されたビット線であ り、本例では各セルアレイ31、32、33、34年に 代表的に1本のみ示している。

【①063】40は外部から入力されたアドレス信号に 応じて複数本のワード線♥しのうちの一部を選択してワ ード線電圧を供給(ワード線を駆動)するロウデコーダ (RD) であり、前記4個のセルアレイ31、32、3 3.34に共用されている。

【0064】35、36、37、38は前記各セルアレ イ31、32、33、34毎に対応して行方向一端側に 配置され、前記各メモリセルアレイ31、32、33、 34年に複数本のプレート領PLのうちの一部を選択駆 動するプレート領駆動回路(プレートデコーダPD)で ある.

【0065】41、42.43、44は各セルアレイ3 1.32、33.34毎に対応して列方向一端側に配置 され、各セルアレイ31、32、33、34年にピット 根Bしに接続され、読み出し時にピット線に現れた微小 電位差を増幅するセンスアンプ (SA)回路である。 【0066】51、52、53、54は前記各セルアレ イ31、32.33、34毎にピット線BLに接続さ れ、カラム選択線CSLによりスイッチング制御され、 ピット線とデータ線55とを選択的に接続するカラム選 択ゲート (CG)回路である。

【0067】56は外部から入力されたアドレス信号に 応じて前記カラム選択ゲート回路51 52、53、5

デコーダ (CD) である。

【10068】57はデータ線55上のデータを増幅する データ根センスアンプ回路である。図9は、図8中のセ ルアレイ31、32、33、34と周辺回路の一部を取 り出して示す回路図である。

【0069】各プレート線駆動回路35、36、37、 38は、二入力のナンド回路とインバータ回路から構成 され、各プレート線駆動回路35、36、37 38の インバータ回路は対応するセルアレイ31、32.3 3.34のプレート線CPL1、CPL2、CPL3、 CPL4に電源電圧を供給する。

【0070】各プレート線駆動回路35、36、37、 38にそれぞれ対応して列方向にプレート制御線PLC 1~PLC4が配列されており、この各フレート副御根 PLC1~PLC4は、それぞれ対応してプレート制御 複駆動回路62.63、64、65により駆動される。 【0071】そして、前記各プレート線駆動回路35、 36、37、38の二入力のナンド回路の一方の入力端 に前記プレート副御線駆動回路62.63、64.65 が対応して接続され、二入力のナンド回路の他方の入力 20 F)を構成しており、次段回路へ相補信号Ci./Ci 端にワード線▽しが共通に接続されている。

【0072】前記プレート副御線駆動回路62.63、 64 65は、二入力のナンド回路とインバータ回路か **ら構成され、上記二入力のナンド回路の一方の入力端に** はブレート線駆動イネーブル制御信号PLCが入力し、 他方の入力端にはプレート線駆動タイミング信号のおよ びそれが遅延ゲート66、67、68により所定の遅延 時間D1、D2、D3だけ遅延された信号が対応して入 力する。

【りり73】とれにより、前記フレート制御線駆動回路 30 62.63、64、65は、対応するブレート線駆動回 路35、36、37、38を順次駆動して前記セルアレ イ31、32、33、34を順次駆動するようになって

【0074】図10は、図6中のリプレッシュ制御信号 発生回路23の一具体例を示す。図10において、10 1は前記/WE入力バッファ21から入力する信号W! NTを反転させる第1のインバータ 102は前記/C E入力バッファ22から入力する信号CINTを反転さ せる第2のインバータ、103は上記第2のインバータ 40 102の出力を反転させる第3のインバータ、104は 前記第1のインバータ101の出力が一端に入力し、前 記第2のインバータ102 第3のインバータ103か ち出力する相補信号によりスイッチ副御されるCMOS トランスファゲート、105は上記CMOSトランスフ ァゲート104の他端の信号をラッチするラッチ回路、 106は上記ラッチ回路105の出力および前記第3の インバータ103の出力が入力するナンド回路。107 は上記ナンド回路106の出力を反転させて前記リフレ

ある。

【0075】図11は、図6中のカウンタアドレス転送 回路24の一具体例を示す。図11において、111は 前記リフレッシュ制御信号発生回路23から入力する信 号FREFを遅延させるとともに反転させて反転遅延信 号を生成する奇數段の遅延回路、112は前記信号FR EFおよび反転遅延信号が入力するナンド回路。113

は上記ナンド回路!12の出力を反転させて前記バルス 信号FTRSを出力する第1のインバータ、114は前 10 記第1のインバータ113の出力を反転させて反転信号 /FTRSを出力する第2のインバータである。

【①①76】図12は、図6中のアドレスカウンタ回路 25の1段分の一具体例を示す。図12において、12 1~122は钼楠信号C7-1、/C7-1が対応して活性 /非活性状態のときに駆動されるクロックトインバー タ、123~124は前記組稿信号C J-1 、/C J-1 お よびクロック信号C (-1) により動作が副御されるクロッ クトインバータ、125~127はインバータであり、 これらはマスタースレープ型のフリップフロップ (F/ を出力する。

【10077】図13は、図5中の逆データ転送回路19 の一具体例を示す。図13において、131はビット根 BLの充放電などが終了したことを知らせる前記カラム イネーブル信号/CENBを反転させる第1のインバー タ、132は前記第1のインバータの出力および前記り フレッシュ制御信号発生回路23からの信号FREFが 入力する第1のナンド回路、133は上記第1のナンド 回路132の出力を反転させて信号DDWを出力する第 2のインバータ 134は前記第2のインバータ133 の出力を遅延させるとともに反転させて反転遅延信号を 生成する奇数段の遅延回路、135は前記第2のインバ ータ133の出力および反転遅延信号が入力する第2の ナンド回路、136は上記第2のナンド回路135の出 力を反転させて逆データ転送制御信号DWを出力する第 3のインバータ、137は前記第3のインバータ136 の出力を反転させて反転信号/DWを出力する第4のイ ンバータである。

【りり78】上記相稿信号DW、/DWは、前記読み出 し、書込みデータ線RWDおよびそれと相続対をなす読 み出し、春込みデータ線/RWDにそれぞれ挿入された 逆データ転送ゲート用のクロックトインバータ138お よび139をそれぞれスイッチ制御するために用いられ

【①①79】図14は、図5中の元データ転送回路20 の一具体例を示す回路である。図14において、141 は前記逆データ転送回路19から入力する前記信号DD Wを遅延させる偶数段の遅延回路、142は前記遅延回 路141の出力を遅延させるとともに反転させて反転遅 ッシュ制御信号FREFを出力する第4のインバータで 50 延信号を生成する奇数段の遅延回路 143は前記遅延

回路141の出力および反転遅延信号が入力するナンド 回路、144は上記ナンド回路143の出力を反転させ て同一データ転送制御信号MWを出力する第1のインバ ータ、145は前記第1のインバータ144の出力を反 転させて反転信号/MWを出力する第2のインバータで

15

【0080】上記相稿信号MW、/MWは、前記読み出 し、書込みデータ線RWDおよびそれと相信対をなす読 み出し、書込みデータ線/RWDにそれぞれ挿入された 元データ転送ゲート用のクロックトインバータ146岁 10 る)。 よび147をそれぞれスイッチ制御するために用いられ

【1)()81】次に、図5乃至図14に示した第1の実施 の形態に係るFRAMのリフレッシュ制御動作を図17 を参照して説明する。第1の実施の形態では、FRAM 外部から入力される制御信号に基づいたタイミングでリ フレッシュ動作を開始するように制御を行なう。

【0082】つまり、図7に示すように、/WEが活性 状態(本例では"L"レベル)になった後に/CEが活 WEピフォア/CE)に入ると、図10に示すリフレッ シェ制御信号発生回路23がリフレッシュ制御信号FR EFを出力することによってリフレッシュ動作を開始す る.

【0083】とれにより、図11に示すカウンタアドレ ス転送回路24がパルス信号FTRSを出力し、図6中 のアドレスカウンタ回路2.5がカウント動作を開始す る。そして、あるロウアドレスが指定された状態でメモ リセルアレイ1 ()の行選択が行われた状態でカラムアド レスがC。、C、、C、、C。、・・・・C。と遷移して選 30 択セルが切り替っていく。

【①①84】との過程で、選択セルに対して、まず、二 値データの読み出し動作を行なう。この場合、ビット根 BLの充放電などが終了したことを知らせる前記カラム イネーブル信号/CENBを図5中のATD回路16が 受けることにカラム系の回路が動作し、カラムアドレス がラッチされる.

【0085】そして、最初のカラムアドレスC。の選択 セルのデータがデータ線DQに読み出され、さらにデー タ線バッファ 1.7を経て読み出し、書込みデータ線尺▼ 40 Dのうちの読み出しデータ線に転送される。

【①①86】このとき、図13に示す道データ転送回路 19は、前記ATD回路16からのカラムイネーブル信 号/CENBおよびリフレッシュ制御信号発生回路23 からの信号FREFに基づいて逆データ転送制御信号D Wを出力し、前記読み出しデータ根に読み出された二値 データとは論理レベルが反対のデータを書込みデータ根 に送り出す。これにより、選択セルに対する書き込み動 作が行なわれる。この時点でデータのインプリント状

かまたは軽減する、即ち、図1の状態に戻すことができ

16

【()()87】さらに、図14に示す元データ書込み回路 20は、前記道データ書込み回路19からの信号DDW に基づいて同一データ転送制御信号MWを出力し、前記 読み出しデータ線に読み出されたデータと同じ論理レベ ルの二値データを書込みデータ線に送り出す。これによ り、選択セルに対する書き込み動作が行なわれる(前記 読み出し動作と同じ動作により再書き込みが行なわれ

【①①88】とのような一連の動作(リフレッシュ動 作)を、前記カラムアドレスC。、C』、C』、C』、 ---. C。により選択列を変え、さらに、ロウアドレスに より選択行を変えて繰り返す。

【① ①89】次に、本発明の第2の実施の形態に係るF RAMのリフレッシュ制御方法の複数の実施例を説明す る.

<第1突施例>第1突施例においては、選択されたメモ リセルに対する通常のデータ書き込み動作毎に書き込み **性状態(本例では"L"レベル)になる動作モード(/ 20 動作の完了時点から所定の時間経過後にリフレッシュ動** 作を行うようにリフレッシュ制御回路により制御を行

> 【①①90】つまり、FRAMセルを選択し、選択セル に対して、まず、データの読み出し動作を行ない。元の データの書き込み状況を調べる。その結果に基づいて、 反対データの書き込み動作を行なう。この時点でデータ のインプリント状態、即ち、図2(a)または(b)の 状態を、元に戻すかまたは軽減する。即ち、図1の状態 に戻すことができる。さらに、元のデータの再書き込み 動作を行ない。一連の動作(リフレッシュ動作)を終了 する.

【()()91】<第2実施例>第2実施例においては、F RAMを搭載している機器がバックアップ機能を持たな い場合を想定し、機器の電源電圧の立ち上げ時(つま り、FRAMの動作電源の立ち上げ時)に前記リプレッ シュ動作を行うように前記リフレッシュ制御回路系によ り副御を行なう。

【①①92】FRAMセルに対するデータ書き込み後に そのまま放置される時間として最も長いのは、FRAM を搭載している機器の電源がオフになっている時間であ ることが多いことを考慮すると、第2実施例は有効であ る,

【()()93】<第3実施例>第3実施例においては、F RAMを搭載している機器がバックアップ機能を持たな い場合を想定し、機器の電源電圧の立ち下げ時(つま り、FRAMの動作電源の立ち下げ時)に前記一連の動 作(リフレッシュ動作)を行なうように前記リフレッシ 立副御回路により制御を行なう。

【①①94】とれによって、それまでの操作中のインプ 騰、即ち、図2 (a)または(b)の状態を、元に戻す 50 リント状態を元に戻すかまたは軽減することができ、F

18

RAMセルに対するデータ書き込み後にそのまま放置される時間を、次回の電源電圧の立ち上げ時までの時間以内、即ち、最短にできるので、第3実施例は有効である。

17

【①①95】<第4裏施例>第4裏施例においては、前記第1裏施例乃至第3裏施例におけるリフレッシュ動作に除して、前記リフレッシュ動作におけるデータ読み出し動作と反対データ書き込み動作を、互いに相異なるパルス幅のパルスをプレート線PLに印加して行なうように前記リフレッシュ制御回路により制御を行なう。

【10096】<第5裏施例>第5裏施例においては、前 記第1裏施例乃至第3裏施例におけるリフレッシュ動作 に限して、前記リフレッシュ動作におけるデータ読み出 し動作よりも反対データ書き込み動作を、パルス幅の長 いパルスをプレート根PLに印加して行なうように前記 リフレッシュ副御回路により制御を行なう。これによ り、データのインプリント状態の軽減効果を高めること ができる

【0097】〈第6 実施例〉第6 実施例においては、前記第1 実施例乃至第3 実施例におけるリフレッシュ動作 20 に際して、前記リフレッシュ動作における反対データ音き込み動作よりも同一データ音き込み動作を、バルス幅の長いパルスをブレート線 PLに印加して行なうように前記リフレッシュ制御回路により制御を行なう。これにより、データのインプリント状態の軽減効果を高めることができる。

【0098】<第7実施例>第7実施例においては、前記第1実施例乃至第3実施例におけるリフレッシュ動作に際して、前記リフレッシュ動作におけるデータ読み出し動作と反対データ書き込み動作を一通常のデータ書き込み動作よりパルス幅が長いパルスをブレート第PLにED面して行なうように前記リフレッシュ制御回路により制御を行なう。

【0099】〈第8実施例〉第8実施例においては、前記第1実施例乃至第3実施例におけるリフレッシュ動作に際して、前記リフレッシュ動作における反対データ書き込み動作を複数回繰り返し行なうように前記リフレッシュ制御回路により制御を行なう。具体的には、上記したようなデータ読み出し後の反対データ書き込み動作により反対データが書き込まれた選択セルに対し通常のデータ読み出し動作と同様にしてデータの読み出しおよび再書き込み動作を行わせるように制御すればよい。これにより、データのインプリント状態の軽減効果を高めることができる。

【①100】<第9裏施例>第9裏施例においては、前 記第1案施例乃至第3裏施例におけるリフレッシュ動作 に限して、前記リフレッシュ動作におけるデータ読み出 し動作と反対データ書き込み動作を、バイアス電位をか けた状態で行なうように前記リフレッシュ制御回路によ り制御を行なう。 【i) 1 (i) 1) この場合には、図4 (a) に示した書き込 み時のプレート線PLの電位VPLを、例えば図4

(b)、(c) (d)に示すように nV(n<0)と 3Vの間で変化させ、プレートPL線に印加されるパルスの高さを実質的に大きくすることが望ましい。これにより、データのインプリント状態の軽減効果を高めることができる。

【①102】上記した第1の実施例の形態および第2の 実施例の形態のFRAMにおいては、前記したFRAM 10 セルのインプリント現象は素子のハードエラーではなく ソフトエラーであることに着目し、リフレッシュ制御を 行うことによって、FRAMセルの動作上の問題(ソフトエラー)を起こさないようにしたものである。

【①103】上記インプリントは、FRAMセルのキャパンタの内部電界の一時的な固定であるので、キャパシタの分極を反対に向けたり、何回か反転させることで消滅させることが可能である。そのためにリフレッシュ動作をFRAMセルに加えることにより、FRAMの長期信頼性は飛躍的に向上する。

「【0104】上記リフレッシュ動作の頻度は、ダイナミックランダムアクセスメモリ(DRAM)のリフレッシュ動作に比べて低くても、十分な効果が得られる。なぜなら、FRAMセルのインブリント状態への状態変化は、DRAMのセルキャバシタにおけるリークによる電荷の消失に比べて、時間にして10°倍以上のゆっくりとした状態変化であるからである。

【0105】また、そもそもFRAMは消費電力が小さく、さらに、前記リフレッシュ動作による消費電力の増大は、FRAMの通常動作時の消費電力と比較して高っ1%程度の増大にすぎず、FRAMの通常動作のみの消費電力と比べて無視し得る程度の増大に過ぎないので、DRAMのリフレッシュ動作のように消費電力を左右する動作ではない。

【0106】また、本発明は、電源電圧がオンの時だけ に適用しても十分な効果が得られる。換言すれば、本発 明を電源電圧の立ち上がり時や立ち下がり時に適用すれ は、バックアップ電源を持たない機器で、電源電圧がオ フの時にリフレッシュ動作を行わなくともよい。

【①107】従って、FRAMの不揮発性という利点が 40 失われることがない。勿論、本発明をバックアップ電源 を持つ機器で、電源電圧がオフの時間にも、一定時間後 に適用すればより信頼性が高まり、FRAMの保証温 度、保証年数(通常85℃で10年保証)よりさらに向 上させることができる。

【①108】さらに、本発明を電源電圧の立ち上がり時や立ち下がり時に適用する場合には、 道倉、パーソナルコンピュータ等の機器のセットアップに必要な時間内にリフレッシュ動作を行なうことができるので、機器の立ち上げ・立ち下げ時間を左右することがない。

50 【0109】また、本発明は、前記したようなデータ破

(11)

徳型のFRAMに限らず、以下に述べるようなデータ非 破壊型のFRAMに適用しても同様に有効である。次 に、本発明の第3の実施の形態として、データ非磁線誌 み出し型のFRAMセルを行列状に配置してなるメモリ セルアレイを備えたFRAMに本発明を適用する場合に ついて説明する。

19

【() 1] () 】図 1 6 (a) ... (b) は、非破壊型メモリ セル160の一例の構成と動作原理を説明するために示 す等価回路図および断面図である。このセルは、強誘電 体をゲート絶縁膜161に用いた強誘電体膜型のMFS 10 FET (電界効果トランジスタ) のゲート電極162と 基板163との間に電圧を印加することにより、ゲート 絶縁膜である強誘電体が分極反転し その分極方向によ りトランジスタのドレイン164・ソース165間のチ ャネル領域に電子または正孔が誘起され、トランジスタ の関値電圧が変化する。この時、ある電圧でのドレイン 電流値 (チャネル抵抗値) の大小として情報が読み出せ

【①】11】なお、強誘電体膜の種類によっては、界面 層が生成して、シリコン基板上でのトラップ単位を制御 20 回路図。 できない場合があり、この場合には、図17(a)、

(b) に等価回路図および断面図を示すようなMF M !S構造の非酸模型メモリセル170を用いることがで きる。このセルは、基板171と強誘電体ゲート購17 2の間にゲート酸化膜173と浮遊ゲート層174を設 けたものである。

【0112】上記した非破壊型メモリセルは、そのゲー ト電極175にワード線▽しが接続され、そのドレイン 176にピット線BLが接続される。また、非磁域型メ モリセルの基板電位を固定するウェル領域はビット線方 30 向に分離されるか、あるいはセルのソース177と共通 化される。

【() 1 1 3 】上記非破壊型メモリセルに対するデータ書 き込みは、そのゲート電極に接続されているワード線と ウェル・ソース間に電界を印加することによって行なわ れる.

【① 1 1 4 】また、上記非破壊型メモリセルからのデー **夕読み出しは、そのゲート電極に接続されているワード 繊を選択し、そのドレインに接続されているビット線に** 接続された電流検出回路によりピット線に流れるセル電 40 流量をセンスする。

【0115】上記したようなデータ非破壊読み出し型の メモリセルを用いた強誘電体メモリについても、前記デ ータ破壊読み出し型のメモリセルを用いた強誘電体メモ リの第1突施例および第2実施例に準じてリフレッシュ 制御を行うことが可能である。

[0116]

【発明の効果】上述したように本発明によれば、メモリ セルに対するリフレッシュ動作を導入することにより、 インブリントを抑制し、ソフトエラーの発生を防止し得 50 2.0…元データ転送回路。

る強誘電体メモリを提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るFRAMのデ ータ破壊型メモリセルの強誘電体キャパシタの印加電界 と分極置との関係(ヒステリシス特性)を示す図。

【図2】図1中のメモリセルのヒステリシス特性がシフ トした状態の一側を示す図。

【図3】図1中のFRAMセルのデータ書込み動作を譲 明するために示す等価回路図。

【図4】図1中のFRAMセルのデータ書込み/読み出 し動作に際して強誘電体キャパシタのプレート電極に印 加されるプレート線印加電圧の波形を示す波形図。

【図5】本発明の第1の実施の形態に係るFRAMのカ ラム系を機略的に示すプロック図。

【図6】本発明の第1の実施の形態に係るFRAMのロ ウ系およびリプレッシュ副御回路系を概略的に示すプロ

【図7】図6の回路の動作を示すタイミング波形図。

【図8】図5および図6の一部を取り出して詳細に示す

【図9】図8中のセルアレイと周辺回路の一部を取り出 して示す回路図。

【図10】図6中のリフレッシュ制御信号発生回路の一 具体例を示す回路図。

【図11】図6中のカウンタアドレス転送回路の一具体 例を示す回路図。

【図12】図6中のアドレスカウンタ回路の一具体例を 示す回路図。

【図13】図5中の逆データ転送回路の一具体例を示す 问路域。

【図14】図5中の元データ転送回路の一具体例を示す 间路宽。

【図15】1T/1C型FRAMセルおよび2T/2C 型FRAMセルを示す等価回路図。

【図16】本発明の第3の実施の形態に係るFRAMの データ非破壊型メモリセルの一例を示す回路図。

【図17】本発明の第3の実施の形態に係るFRAMの データ非破壊型メモリセルの他の例を示す回路図。

【符号の説明】

1 ()…メモリセルアレイ。

11…センスアンプ (S/A)、

12…カラムデコーダ(CD)、

13…カラム選択ゲート (CG)、

14…カラムアドレスバッファ、


15…カラムブリデコーダ、

16…カラムアドレス遷移鏡知(ATD)回路.

17…データ線バッファ.


18…入出力回路、


19…逆データ転送回路。




特闘2000-11665

(13)









特闘2000-11665


(14)




[図10]



[2013]





特闘2000-11665



(15)


[214]






(15)

特闘2000-11665





フロントページの続き

(72)発明者 清水 満 神奈川県川崎市川崎区駅前本町25番地 l 東芝マイクロエレクトロニクス株式会社内 (72)発明者 鎌田 英行

神奈川県川崎市川崎区駅前本町25番地 1 東芝マイクロエレクトロニクス株式会社内

(72)発明者 望月 傳

神奈川県川崎市幸区小向東芝町1番地 株 式会社泉芝研究開発センター内

Fターム(参考) 58024 AA03 BA29 CA07 DA01